Introduction au langage VHDL

Cette vidéo présente le langage de description matérielle VHDL, que ce soit en simulation ou en synthèse logique, avec la structure classique d'une description (library-entity-architecture) un exemple de compteur, l'utilisation d'instances de composants dans une description hiérarchique, les fonctions de conversion de types les plus utiles, la technique du test bench pour la simulation et une fiche récapitulative.

[@UniformDelta00]

Merci

[@jacques-olivierklein5723]

02:03 : Organisation d'une description VHDL (library, entity, architecture, instance, instruction concurrente, processus séquentiel)
06:45 : Un exemple, le compteur
12:00 : Description hiérarchique : instances de composants
15:47 : Conversions de types, bus et entiers
21:01 : Simuler avec un TestBench
24:54 : VHDL en résumé

[@patricktuchais7596]

Bonjour, merci pour votre cours, très intéressant. Il y a cependant quelque chose que je ne comprends pas concernant l'exemple du compteur: logiquement si la sortie carry passe à 1 pour une sortie 1001 (9), il s'agit d'un compteur modulo 10 (BCD si je ne me trompe pas). Or comme il est programmé, sauf erreur de ma part il compte un cycle complet jusqu'à 1111 (F), donc c'est un compteur modulo 16?

[@jacques-olivierklein5723]

Merci de cette remarque pertinente. Oui, c'est effectivement un compteur modulo 16 et, en effet, la sortie carry permettrait, moyennant un rebouclage sur le reset, d'en faire un compteur modulo 10, mais c'est surtout un prétexte pour montrer un process (le compteur) contenant des instructions séquentielles (if) et une instruction concurrente (pour le signal carry).

[@patricktuchais7596]

@@jacques-olivierklein5723 merci pour votre réponse, en effet j'avais bien noté le coté didactique. J'ai modifié le code comme suit et le compteur semble devenir modulo 10: if (counter = "1001") then counter