🚀 Protocolo UART en una FPGA en VHDL 🔥 | TUTORIAL VIVADO en Español
Vložit
- čas přidán 5. 01. 2022
- Bienvenid@s,
en éste vídeo explico como crear y simular el protocolo UART en una FPGA en VHDL usando Vivado.
Mi GitHub:
github.com/jordimcp/shelfcomp...
Si te ha parecido interesante deja un comentario!
Muchas gracias! - Věda a technologie
Esta pagina necesita mas apoyo es muy buena me ha ayudado con un proyecto de la unversidad
Buen video macho, sigue así.
Quizás ahora no tengas muchos subs pero confió en que sigues así, tu canal crecerá. Los FPGA son el futuro.
Muchas gracias! Así da gusto! 😊
Es mi forma de agradecerte tu labor 😆
mano , ese mismo codigo no esta en el link del vide
Hola disculpa una consulta, estaba buscando el código que muestras en el video en el link de github, sin embargo no lo logro encontrar 😅, de paso gracias por el video, he estado buscando como realizar una conexión UART desde mi FPGA a mi PC con un conversor USB a TTL y creo que con tu explicación podre resolverlo :)
Gracias por el comentario!
Si, quité el código del github después de hacer el vídeo.
Espero que, aún solo teniendo el vídeo, te haya ayudado. 😜