🚀 Contador de 4 bits en VHDL y su Testbench 🔥 | TUTORIAL VIVADO en Español

Bienvenid@s,
en éste vídeo explico como crear y simular un contador de 4 bits en VHDL usando Vivado.
Mi GitHub:
github.com/jor...
Si te ha parecido interesante deja un comentario!
Muchas gracias!

[@MundoHackers]

Gracias mi Hermano muy Bueno , Sigue asi Hack.

[@androfiloroberto2371]

hola uso el ise projet con el Virtual box la variable count me manda error aun despues de declararla

[@fpgadictos1162]

Hola!
Has conseguido arreglarlo? Qué error te sale?

[@androfiloroberto2371]

@@fpgadictos1162 no se cambia de color cuando la declaro veo que a ti la palabra count sale en verde en mi caso no cambia de color

[@armariodelona]

No está bien. En el primer flanco de subida del reloj en que rst vale 0, el contador debería contar y no lo hace. Empieza a contar en el segundo flanco. Como dice el autor, el uso de variables es confuso, y este es un ejemplo de su mal uso.

[@fpgadictos1162]

Gracias por el comentario!
Un contador de 4 bits cubre del 0 al 15 (16 valores). En mis diseños el primer valor que un contador ascendente debería sacar, a mi parecer, es el mínimo valor, 0 en este caso.
Si este no es su caso, entonces si, este contador no cumple con sus especificaciones.
Gracias de nuevo por el comentario.

[@armariodelona]

Vale, pero entonces no es sólo un contador, es un contador con un registro a la salida. Si lo sintetizas con Vivado, verás que el circuito resultante tiene 8 biestables, cuatro del contador y 4 del registro. Los contadores a palo seco, pasan de 0 en el reset a 1 tras el primer flanco de reloj.