Gate Level Design for Low Power (Part 2)

Sdílet
Vložit
  • čas přidán 12. 09. 2024

Komentáře • 4

  • @yuvanvinoth8775
    @yuvanvinoth8775 Před 3 lety +2

    Hats off sir, Started watching all your lectures....explaining even tough things in a simpler way....Need more lectures regarding VLSI IEEE papers too sir....

  • @sunilVerma-yj7xm
    @sunilVerma-yj7xm Před 5 lety

    You are Awesome Sir!!! Beautiful Explanations

  • @StayInBliss
    @StayInBliss Před 5 lety

    the famous

  • @StayInBliss
    @StayInBliss Před 5 lety

    like...