I totally agree. I am a Fab engineer in the states. The best grads work in the Finance and software industry. The 2nd tier grads work for Fabless companies. Very few engineers want to work in Fabs. It is not easy to attract new grads even Intel. The compensation and opportunities of working in fabs are just not very good compared to Finance and fabless companies in general. Unfortunately, I am in the Fab industry too long and could not change my career easily.
個人覺得Intel 的正面 Front Side 訊號interconnect 以及 背面 Back Side 電源供電輸入點、其實與 SONY image sensor's BSI ( Back Side "thinned" Illumination) 相當類似。 SONY 就是將晶片磨得非常薄、以做到正面及背面各有其功用。 然後 SONY 又推出了 stacking 的做法、將兩片晶片粘合 (上面那片是 BSI thinned 若有必要則加上 TSV, 下面那片則是普通的邏輯晶片) 總成為 (以 SONY 而言是) Exmor-RS. 總之、用眾多的 TSV 來 passing current load 到下方的另外一片晶片應該不算是首創。 （edit to add) Back "thinned" 也不是首創...
I am very doubt Intel could catch up TSMC in 2024 based on the Intel history. I bet Intel will keep delaying. It is why I would not buy Intel stock anytime soon.
曲博好, POWERVIA在幾年前就已有研究機構imec發表了, 並不是inter獨創的,也是所有半導體廠2nm後會走的趨勢, 另外 it is not competitive with bond pitch small than 10um while the major foundry may reach smaller than 2um.
Intel kept on delaying their production processes, has not achieved anything significant, it can't even make 5nm chips.. Intel apparently is good at making announcements, and keeps on making new announcements to cover the previous ones. What is the status of QCOM orders? not any detail announced!
感謝網友提醒，我看了一下台積電有類似的專利，把導線成長在晶片背面，這個觀念很簡單，不過專利沒有提到訊號線和電源線分離，另外背面的導線不一定用先進封裝黏上去，也有可能把晶片翻過來磨薄到電晶體直接成長電源線，看來也比較可能，我影片裡的猜測可能錯了！
我的理解是，台積電強項是製造 ，只要客戶layout能設計得出來、就要能把它做出來，或許還沒考慮到 分開來比較好設計 ，單元面積甚至能比較小這方向，而intel 強在設計 ，這就是不同出發點不同邏輯吧！不過做的出概念晶片，還不一定好量產，最新概念提出，intel 向來是最優秀的佼佼者，決對值得全世界敬佩，但真正高良率的量產能力，我還是相信台積電！
翻过来直接长的可能性比较大，只要alignment 准就 能做到
為什麼需要在PowerVIA相關專利中同時提到 訊號線和電源線分離???一句話曝露你的無知，對專利一無所悉，勸你別丟人了。對你不懂的東西，還是少評論，以免露出馬腳---你根本不懂半導體技術....居然只是因為Intel特別拿十幾年前就有的PowerVIA，拿出來吹，你就狂捧Intel，說Intel很強?(其實是你自己無知，你自己不知道半導體技術的發展，你已經落後超過十年的關係)
除非Intel在PowerVIA有什麼重大突破，但他的官宣內容隻字未提，真想知道，只能從Intel去查看。也就是說，在你根本不懂得查看專利，你就跟著Intel一起吹，只是讓人笑話。
是的，對一群無知的人來說，你也許好像很厲害，但唉，對略懂半導體技術的人來說，你無知的可憐，當然那些追捧你的人，更可憐....
@@王盈盈-w5b 笑死人，你也無知的可悲，你真以為台積電做晶圓代工，只是按照客戶的layout做???笑死我也
相反地，台積電提供大量layout給客戶參考使用
這個影片剛好證明曲建仲對於半導體技術有多麼貧乏，怎麼好意思專門介紹半導體技術???例如台積電美國專利 US8552563B2，剛好就證明十年前就已經存在所謂PowerVIA的技術，如今只是Intel拿出來吹噓一番，曲建仲就跟著聞香，說Intel實力超強....其實，呵呵呵，其實曲建仲自己對於半導體技術的了解很貧乏
牙膏廠講的非常好聽，時後到了會因某某原因還是需要再延後，已經聽了很多年了。
這一集做的最好，你說的對，intel的擠牙膏最後都是差勁
先感謝曲博的介紹與說明，Intel這種電源與信號線分離的方案確實是非常好的安排，實際上有效的解決了過往許多上層導線AC/DC的問題。在製作上曲博所講的方式是非常有可能的，但在施行上卻也不是那麼難，重點是先預作的電源可以做深孔填補銅後再研磨底層就不必研磨到太靠近電晶體部分，只露出銅接點就可以了，這個厚度控制精密的CMP是可以做到的，後面再用TSV後的Interposer接連電源片與晶片背面露出的銅接點就完成了，或者研磨後在電源銅接點長Bump直截與電源片接點接連即可， 以上只是我的推測。 目前外國期刊與專業的技術報導都還查不到，也許要在過一點時間就有了，到時再看看Intel是如何做到的， 依我看這個技術節點應該難不倒台積電。
嗯！你說的很有道理，不確定這個專利在誰手上，我猜這個點子台積電和三星應該都有想到才對。
@@Ansforce 以idea來說，也許很久以前就出現了~
czcams.com/video/heyOtwxxiG4/video.html
@@dualhankio 謝謝你的資訊，我原本也猜這個很多人都想的到，只是如何實做有困難度就是了！
在美國,還有很多收入更高,工作環境更好的工作,沒人會想去Intel晶圓廠整天穿無塵衣。如果Intel跑到台灣設廠做研發,或是來台灣招募去美國工作, 還有機會如他現在的幻想在5年內超越台積電的
我在加拿大。非常同意您的觀點
台灣人的肝很新鮮啊😄😄
如果台猪电有技术为什么不设计出一款手机芯片给台湾HTC 华硕用，只做芯片代工控制光刻机。这兩个台湾省手机企业就不用关门。
亞洲人奴性夠重
@@rickywong7518 HTC 跟 華碩是敗在手機創新跟行銷能力，跟芯片一點關係都沒有.
手機創新跟行銷，中國比台灣強太多太多了，台灣並不尊重也不注重創新跟行銷.
曲博的总结很棒！相对于英特尔和三星，台积电口号放的不多，非常踏实地在夯实自己的技术积累和增加产量。目前还是非常看好台积电继续领先地位。
是的，默默的做才是真功夫。
感謝您 超專業解說 讓門外漢 能夠看懂一些些的專業製成
希望您能順利 繼續做 此課程下去
謝謝你支持！
台積电 INTEL 用的光刻机，都是由ASML提供，只要材料，环境付合标准就能生产到規格的产品，包括良率。为什么INTEL良率低？是因为INTEL要求芯片速度高，要超过一定速度才收貨。台猪电没有这个要求。简单就是INTEL跟台猪电收貨标准不同，台湾省的人就大吹台猪电什么了不起，绝对是自欺欺人的表现。
@@rickywong7518 是的，你是真正的外行人，外行不是錯，錯在你假裝很懂，其實你連無塵衣都沒穿過，絕對是自欺欺人的表現。
@@rickywong7518 一看就知道外行😂
嗯，近幾年intel文件都很漂亮
時間到了就開始延期...
曲博老師 奧運冠軍賽 讓我領悟到一個道理 穩紮穩打 這場比賽對手比小戴穩 小戴想彎道超車 但付出的代價就高 失誤就多 台積電雖然技術領先 仍選擇穩紮穩打 對手要彎道超車 就要冒著劇大的風險 等對手失誤良率不高 到時後台積就能通吃市場 老師 我這樣說合理嗎
說的很好呀！
本人擁用 INTEL 股票近30 年，台積電股票不到三年，Intel 近幾年晶片產品技術原則上是原地踏步，擠擠牙膏勉強維持，處理器市場正在快速的流失，蘋果已自立門戶，M1 處理器 雖有小瑕疵 但性能好 價格優惠。AMD 在 PC和服務器上都比Intel亮眼，Nvidia 也要分一杯羹。Intel 目前是想利用美國政府的補助 多搞些產能，同時如果能把 Global Foundry 吃下 能對晶片供應市場 有更大的影響力，這對Intel 的收入和利潤都可和董事會和華爾街股市交待。這樣可以替其制造工藝和製程升級 爭取更多時間來開發和完善。
可是如果沒有具體的改善，再過三 五年 Intel 就日薄西山了，美國電子工程一流的人才大都往軟體行業跑，電動車 應用晶片設計也有，晶片生產幾乎沒人要去，比起台積電 差距很大。再加上台灣半導體已達到產業群聚效應，Intel 在美國很難複製。
台積電最大的敵人不是三星 也不是Intel，而是台積電自己，公司方向把握不準 把重要資源和時間浪費掉 將是最大的錯誤。Intel 的大餅，看起來台積電都有在作或研發，如有不足 可在研發時加把勁，把握自己的優點 一步一腳印 不怕競爭對手。他們是自己的最好警惕！
I totally agree. I am a Fab engineer in the states. The best grads work in the Finance and software industry. The 2nd tier grads work for Fabless companies. Very few engineers want to work in Fabs. It is not easy to attract new grads even Intel. The compensation and opportunities of working in fabs are just not very good compared to Finance and fabless companies in general.
Unfortunately, I am in the Fab industry too long and could not change my career easily.
intel 7奈米已經延到明年，既然沒有問題那應該今年就可量產，但一延再延是intel慣用技倆，是為了挽回投資人信心
換了新領導說不定有能力挽回一局，但是細節一樣爛，他們跟我們比團隊才是恐怖的
良率就沒上去是要量產什麼東西啦！
intel7是10nm……
良率的提升是廣大優秀工程師一點一滴慢慢的堆積起來的,但在美國,還有很多收入更高,工作環境更好的工作,沒人會想去Intel晶圓廠整天穿無塵衣,Intel連人都始終找不足,如何提升良率?這就是為什麼Intel在過去的節點上卡關很久很久，雖然技術早就有了。如果不是Intel讓人失望,原本在Intel做研發協理的羅唯仁(現今台積電研發副總,也是擠掉粱夢松的人物,就不難知道羅唯仁研發實力有多強)怎麼捨得離開Intel?
如果Intel跑到台灣設廠做研發,或是來台灣招募去美國工作, 還有機會如他現在的幻想在5年內超越台積電的
所有微控器的廠商都不會把 先進的晶片交給Intel或是三星來代工 交給他們代工等於就是把自己公司最機密的資訊 送給了競爭對手
台積電，三星和Intel 沒有什麼两樣。台積電見到美國人就像老鼠見貓一樣怕得要死。台積電內早有CIA等情報人員駐紮，任何資料一進台積電美國人就有副本。
intel 自己都需要tsmc代工, 然後現在要搶tsmc的代工
這個邏輯是不是怪怪的~~
intel 最大的問題是產能, 不是技術!
intel高階的處理器一直都是自己代工生產，除了這次10奈米拖太久良率不好改單給TSMC，不然一般tsmc接的都是低階的單而已
然後如果intel真的生產出2奈米的話，tsmc優勢會變小，intel本身晶片效能就是高tsmc一階
像他們的10奈米效能=TSMC 7奈米的
所以不要小看intel
@@blackhuang1999 intel目前碰到的問題就不是製作不出來，是連10nm、7nm的良率都不夠...
我記得前陣子台積電說10奈米的時候，INTEL先說台積電10nm不如他們14nm，後說2020年進入7奈米，不過我就一個消費者，實際拿機器測，INTEL 10nm的CPU耗電量是台積電AMD 7nm產品的兩倍，性能還只是差不多而已，反正INTEL丟出來簡報確實可口，給你看電子顯微鏡下的布局看起來也很漂亮，實際跑起來就很慘
不過INTEL真正要恐懼的不是台積電用在一般X86或顯卡晶片上的製程，而是APPLE跟台積電未來打算的布局
商人就是商人，你可以怎樣吹噓你產品沒關西，只要使用了吹也吹不了，實際用了就知道了～
GG現在就是做這個布局，INTEL得小心會被殺回去，老地盤會被攻入
如果台猪电有技术为什么不设计出一款手机芯片给台湾HTC 华硕用，只做芯片代工控制光刻机。这兩个台湾省手机企业就不用关门。
台積电 INTEL 用的光刻机，都是由ASML提供，只要材料，环境付合标准就能生产到規格的产品，包括良率。为什么INTEL良率低？是因为INTEL要求芯片速度高，要超过一定速度才收貨。台猪电没有这个要求。简单就是INTEL跟台猪电收貨标准不同，台湾省的人就大吹台猪电什么了不起，绝对是自欺欺人的表现。
@@rickywong7518 你的发言让人觉得穷到没机会用INTEL以外的晶片
英特爾如此誇口，是衝著美國政府的補助而來，2024年拼20A，本人估延個3年至5年，才有可能追的上台積電的2奈米
曲博只是拿Intel的錢,幫忙Intel繼續吹而已，事實上Intel 特別拿出來大吹特吹的所謂PowerVIA,台積電早也已經在研發，並陸續取得專利，例如 US8552563B2。對台積電來說，PowerVIA這種技術根本不值得特別拿出來吹，重點是XXnm什麼時候可以量產
，但曲博卻把它講得跟真的一樣，若曲博真有點本事，他應該去查看台積電與Intel在PowerVIA專利佈局上，然後再來講誰的技術比較先進，否則只是因為只有Intel特別拿出來吹，就以為只有Intel有所謂PowerVIA技術，那就只是幫忙吹而已
你是1450來潑髒水的吼！同一段文字到處留，你那隻眼睛看到我拿英特爾的錢？如果我沒有拿英特爾的錢，這個錢你要替英特爾付嗎？我後面都說一年一個節點不太可能，時程很可能會延後，英特爾會付錢讓我講他未來會延誤嗎？
TSV，Through Silicon VIA, 是很有趣的概念。我一直在想如何對齊的問題。
除了把背面磨平拋光, 再 attach 之外，也可先從正面做電槳腐蝕，準備好電源的 VIA. 然後再做電晶體和上面的金屬層。
這樣背面做電源平面時，對齊就有參考了。雖晶片很厚，腐蝕的 VIA 會很大，但電源，按晶片功能，不會需要很多，就像設計晶片測試電路板一樣。
另外，晶片背面是電源層，也能增進散熱，等於是免費的。
把 power plane 弄到下方，在使用 Focus Ion Beam 時，簡單很多，修理 IC 也省時間。但備用的邏輯閘要先接上電源，否則會鞭長莫及
默默吸收了有趣的新科技，也有一些異想天開:
1.PowerVIA技術如果配上台機電的水冷熱技術未來有無限想像
2.考量PowerVIA製成難度與成本，AI設計是否在過渡期給出訊號電源線遇到的干擾優化方案
是耶！PowerVIA技術如果配上台機電的水冷熱技術未來有無限想像，說的好！
@@Ansforce 事實上Intel 特別拿出來大吹特吹的所謂PowerVIA,台積電早也已經在研發，並陸續取得專利，例如 US8552563B2。對台積電來說，PowerVIA這種技術根本不值得特別拿出來吹，重點是XXnm什麼時候可以量產
，但曲博卻把它講得跟真的一樣，若曲博真有點本事，他應該去查看台積電與Intel在PowerVIA專利佈局上，然後再來講誰的技術比較先進，否則只是因為只有Intel特別拿出來吹，就以為只有Intel有所謂PowerVIA技術，那就只是幫忙吹而已
PowerVIA是十年前就有的東西,Intel現在刻意拿出來吹噓一番，居然還有人跟著說是香的,實在可笑
即使Intel先進製程能趕上台積電,Intel也不可能把先進製程拿去做代工跟台積電搶生意,因為Intel自家產品都產能不足了,真正會被影響到的其實是AMD,APPLE,nVidia,而不是台積電
感谢曲博深入浅出的讲解，让我这非专业人士也能听懂一点。
謝謝你支持！
一切以實力為尊，能量產才是王道！
不得不說intel的PPT一直是業界領先
錯了,台積電才是老薑嗆辣,因為台積電早已宣布在3nm節點,仍然採用成熟且良率高的FinFET架構＋EUV,而不會刻意追求趕超誰誰誰的架構，能用繼續研究成熟製程做到更高密度,這才是技術。Intel急著要導入GAA(Intel又玩花招,只不過改名為Ribbon,其實還是GAA,頂多只是GAA++)
相對地,台積電2nm只需要採用GAA,而不需要GAA++的Ribbon就能做到。仔細看GAA與Ribbon的結構，就不難知道,Intel將要採用的Ribbon,將會在製造上遇到難度高出許多的,而且美國的工作環境又很難找到足夠優秀的工程師願意突破製造上的難題，不難想像，Intel真的已經淪為PPT公司,跟三星一樣
半導體製造講究的是能否量產,而不是在實驗室裡突破就可以了,Intel刻意搞出更複雜的Ribbon(其實觀念還是延伸GAA)，並沒有真正展示所謂Intel的技術，因為如果要比拚所謂的半導體技術，台積電更嗆,因為台積電已經再次領先業界，研發出1nm以下的半導體製程路線,採用完全不同以往的材料，也就是採用半金屬鉍（Bi）,而能達極低電阻，接近量子極限。
傳統上，intel 説多做少，新的CEO 權謀多！能否做出來，能否高良率？不是説出來的！
@@user-mm7ot5zq2c 请答台猪电那个芯片频率可以放上计算机用，台猪电的芯片，nm越细，速度越慢。
@@user-mm7ot5zq2c 台積电 INTEL 用的光刻机，都是由ASML提供，只要材料，环境付合标准就能生产到規格的产品，包括良率。为什么INTEL良率低？是因为INTEL要求芯片速度高，要超过一定速度才收貨。台猪电没有这个要求。简单就是INTEL跟台猪电收貨标准不同，台湾省的人就大吹台猪电什么了不起，绝对是自欺欺人的表现。
我門外漢可以買小小二個金鷄蛋抱著等待長大
可是聽說AMD 今年的Zen3+架構處理器,就有使用台積電的3D封裝技術,而且僅憑封裝技術就能讓處理器的性能提升15%
台積电 INTEL 用的光刻机，都是由ASML提供，只要材料，环境付合标准就能生产到規格的产品，包括良率。为什么INTEL良率低？是因为INTEL要求芯片速度高，要超过一定速度才收貨。台猪电没有这个要求。简单就是INTEL跟台猪电收貨标准不同，台湾省的人就大吹台猪电什么了不起，绝对是自欺欺人的表现。
@@rickywong7518
呵.又是一個只看大外宣的腦殘.還要跑到籠子外面來秀下限.wwwwwww
@@rickywong7518 那你說說 三星和intel為何下單給台積電 你沒有腦子要說啊
@@rickywong7518 唉！！多讀書！
@@rfumihiko 牠腦容量太小，讀的再多也存不進去！
很多公司都是想的出而做不出。尤其是必須達到高能量與高品質。還得加上分工合作接合無縫的無我精神!!!
Intel 和samsung有共同的新聞宣佈模式 一切都是很美好 關鍵因素是真正要生產無法兌現時就會有不同的理由和說法
所以我才很驚訝，會有『專業人士』相信這種xx年可以做出、xx年可以超越的這種說給投資人聽的話，事實上現在來看，已經不只是說給投資人聽了，連粉絲聽了都高潮，巴不得手上有錢繼續買進intel股票。其實google翻譯已經幫忙翻好了，白話文是：xx年股價可以到達xx、xx年股價可以超越xx。
PPT追上了~至於能否準時量產讓我們繼續看下去
台積電才是老薑嗆辣,因為台積電早已宣布在3nm節點,仍然採用成熟且良率高的FinFET架構＋EUV,而不會刻意追求趕超誰誰誰的架構，能用繼續研究成熟製程做到更高密度,這才是技術。Intel急著要導入GAA(Intel又玩花招,只不過改名為Ribbon,其實還是GAA,頂多只是GAA++)
相對地,台積電2nm只需要採用GAA,而不需要GAA++的Ribbon就能做到。仔細看GAA與Ribbon的結構，就不難知道,Intel將要採用的Ribbon,將會在製造上遇到難度高出許多的,而且美國的工作環境又很難找到足夠優秀的工程師願意突破製造上的難題，不難想像，Intel真的已經淪為PPT公司,跟三星一樣
半導體製造講究的是能否量產,而不是在實驗室裡突破就可以了,Intel刻意搞出更複雜的Ribbon(其實觀念還是延伸GAA)，並沒有真正展示所謂Intel的技術，因為如果要比拚所謂的半導體技術，台積電更嗆,因為台積電已經再次領先業界，研發出1nm以下的半導體製程路線,採用完全不同以往的材料，也就是採用半金屬鉍（Bi）,而能達極低電阻，接近量子極限。
Intel 特別拿出來大吹特吹的所謂PowerVIA,台積電早也已經在研發，並陸續取得專利，例如 US8552563B2。對台積電來說，PowerVIA這種技術根本不值得特別拿出來吹，重點是XXnm什麼時候可以量產
這讓我想到納智捷的PPT介紹，用講的真的很快，做不做的出來又是另一回事，另外intel如果能在三年內跑的這麼快，那台積電就不會加速跑嗎？看看intel已經被AMD電幾年了
@@user-mm7ot5zq2c 現時的領先 讓你忘了當初20nm的事故了?
@@roach232323 台猪电芯片越做越慢，就证明技术不够。INTEL现在发力当然掌握到改善速度的方法。
另外一個問題：Intel 稱霸業界多年的 偏向高耗電x86/ x86_64 架構 恐怕面臨 節電ARM 及 RISC-v 的挑戰。
先前是因為有 MSDOS 與 Windows（Wintel） 的堅定支持背書合作，x86/ x86_64 架構 才能在筆電、桌機所向無敵。
但是隨著 Linux/Android 的普及， Wintel 的聯盟也將鬆動。
尤其 Apple 筆電改為自家設計的ARM 架構，對 x86_64 是一葉知秋效應。
不要老是幻想RISC造反，口号已经喊了几百年了。。。。。。
曲博辛苦了，學習到很多，比一堆只會批評的人強！
大家都非常努力啊。當然ppt是不夠的。但台積電也要記取Intel的教訓，不要老大心態。很多失敗都是多面，一方面是對手的急起直追而超越，另一方面是自己內部的問題包括管理和技術。這個技術不光是做出少量寫寫paper而是踏實的工藝。另外畢竟是商品。如何以較低的成本做出相同或更優良的產品也包括在內。當然絕對領先的技術也是一個重要因素。
Thank you Dr J
INTEL7是10奈米
INTEL4是 7奈米
UP主在講解時有時候會說明是INTEL7是相當於台積電7奈米
有時候卻會直接把INTEL7說成是7奈米.
我以前嘲笑過INTEL7跟4是在混淆視聽.讓人誤會7跟4是7奈米4奈米.
這點大家要注意一下.
關於PowerVIA，這類技術在200X的前公司就已經在使用(主要做在功率放大器)
大致上內容跟曲博講的類似，但提供功率的Backside製程 差距不小
把電晶體做好之後，把整個晶圓翻面 把背面拋薄(整個有厚度的晶圓變成一張薄紙的厚度) 貼在Sapphire上，後面再做VIA、Metal製程
翻面之後的Backside 主要的黃光、蝕刻、薄膜製程類似Frontside製程
不是把兩個電晶體封裝的形式封裝一起 而是同一片晶圓正面製程做完翻面做背面製程
當然這樣的作法在10nm以下的程度 會不會對已經完成比較精細的frontside晶圓造成影響不清楚(那時候公司製程只到一兩百奈米)
不過這樣非封裝的backside製程，讓電源從backside進到frontside 已經有不算短的歷史
謝謝你的資訊！
開關速度越快 代表類比阻抗時間越短, 意思是更省電.
感謝曲博, 收獲良多
曲博只是拿Intel的錢,幫忙Intel繼續吹而已，事實上Intel 特別拿出來大吹特吹的所謂PowerVIA,台積電早也已經在研發，並陸續取得專利，例如 US8552563B2。對台積電來說，PowerVIA這種技術根本不值得特別拿出來吹，重點是XXnm什麼時候可以量產
，但曲博卻把它講得跟真的一樣，若曲博真有點本事，他應該去查看台積電與Intel在PowerVIA專利佈局上，然後再來講誰的技術比較先進，否則只是因為只有Intel特別拿出來吹，就以為只有Intel有所謂PowerVIA技術，那就只是幫忙吹而已
錯了,台積電才是老薑嗆辣,因為台積電早已宣布在3nm節點,仍然採用成熟且良率高的FinFET架構＋EUV,而不會刻意追求趕超誰誰誰的架構，能用繼續研究成熟製程做到更高密度,這才是技術。Intel急著要導入GAA(Intel又玩花招,只不過改名為Ribbon,其實還是GAA,頂多只是GAA++)
相對地,台積電2nm只需要採用GAA,而不需要GAA++的Ribbon就能做到。仔細看GAA與Ribbon的結構，就不難知道,Intel將要採用的Ribbon,將會在製造上遇到難度高出許多的,而且美國的工作環境又很難找到足夠優秀的工程師願意突破製造上的難題，不難想像，Intel真的已經淪為PPT公司,跟三星一樣
半導體製造講究的是能否量產,而不是在實驗室裡突破就可以了,Intel刻意搞出更複雜的Ribbon(其實觀念還是延伸GAA)，並沒有真正展示所謂Intel的技術，因為如果要比拚所謂的半導體技術，台積電更嗆,因為台積電已經再次領先業界，研發出1nm以下的半導體製程路線,採用完全不同以往的材料，也就是採用半金屬鉍（Bi）,而能達極低電阻，接近量子極限。
三星的口氣，intel的牙膏
Ribbon FET = GAA FET
用 Stacking 層數增加，來改善 Current Sourcing 能力。
理論上，可以固定 Device width，用增加層數來滿足元件需要，所以面積是不用增加，可以節省二維空間。只是 ......
Channel 堆疊高度還是有限制的吧？
他能做到幾層呢？
另外，Stacking Channel 都是後來長的，會很高溫嗎？
如果是 Poly + LASER Annealing 的局部高溫。那麼，Power Line 的製程，可否先做？
因為，從晶背做，在wafer handling 上，有很高的風險。
Power Via 較適合自家產品，提高性能。
若以晶圓代工，做在上面，層數較多，可以多收點代工費。
不得已時再做切換。(尚須考慮專利問題)
如果我印象沒錯的話，intel 11代的laptop版本就已經是10nm了，但效能免強追上台積電幫AMD代工的7nm CPU，但同等級的型號，功耗卻是人家的1.5~2倍，Intel 10nm的+++++工藝不知道又要擠多少年
台積电 INTEL 用的光刻机，都是由ASML提供，只要材料，环境付合标准就能生产到規格的产品，包括良率。为什么INTEL良率低？是因为INTEL要求芯片速度高，要超过一定速度才收貨。台猪电没有这个要求。简单就是INTEL跟台猪电收貨标准不同，台湾省的人就大吹台猪电什么了不起，绝对是自欺欺人的表现。
@@rickywong7518 說什麼啊... 多念點書再來發言好不... 什麼速度高速度低的 你小學生阿XD 那為什麼台積電生產的晶片都比對手速度快攻耗低呢? (像是蘋果 AMD) 還有台灣已經廢省許久啦 中國人需要護照才可以入境台灣 還有臉稱作省阿 自欺欺人是你吧哈哈
@@rickywong7518 你為什麼公然違反黨的政策，翻牆出來吸收邪惡資訊 是想反黨了嗎
衝著政府補助而來
謝謝,好精彩又專業的指導及說明。
謝謝你支持！
PowerVia可能可以從地下很多層開始蓋power導線(越下面的越粗，最底層最後跟TSV的power接)，蓋到地下一樓直接接著蓋transistors
這樣或許就不需要做一堆又細又多的TSV
這麼做就必須在長有電晶體的晶圓背面蝕刻電源線，這個有困難所以我才說應該是用先進封裝加上混合鍵合來做比較可行。
不一定要做那麼小的via，把power rail改由大的power via（不用那麼粗的power line)來取代.APR效率可以大幅上升
個人覺得Intel 的正面 Front Side 訊號interconnect 以及 背面 Back Side 電源供電輸入點、其實與 SONY image sensor's BSI ( Back Side "thinned" Illumination) 相當類似。 SONY 就是將晶片磨得非常薄、以做到正面及背面各有其功用。
然後 SONY 又推出了 stacking 的做法、將兩片晶片粘合 (上面那片是 BSI thinned 若有必要則加上 TSV, 下面那片則是普通的邏輯晶片) 總成為 (以 SONY 而言是) Exmor-RS.
總之、用眾多的 TSV 來 passing current load 到下方的另外一片晶片應該不算是首創。
（edit to add) Back "thinned" 也不是首創...
我在猜 台積與SONY合作、在image sensor 的大本營熊本設廠、或多或少也想學學 SONY 的絕活吧!
你分析的很好。
INTEL 從不缺技術 , 但他的獲利模式和TSMC完全不同 , 很難比吧 !
從背面接電源, 兩種不同材質, 會有warpage 問題吧?
back lap 也會增加 silicon surface 的 defect.
他們的理論知識方面非常完善，畢竟背後是美國，但在肝的方面就比不上台灣了，所以在講理論轉為現實時，往往現實會讓人們認清事實
@@s1388168 唉，台灣的肝耗損成本低估，老外的肝無價，所以不賣！
牙膏廠的PPT聽聽就好, 等他們真的做出來我才信
Intel 的那些高技术能很难以95%效率量产！
謝謝曲博 講解的非常詳細
謝謝你的支持！
等東西出來的再來吹
要不然 14NM也不會+這麼多次 今年總算把10NM生出來了
INTEL想代工晶片???
人家台積電耕耘了多少年才有這種實力
而且台灣有特殊環境 24小時解決問題 人員隨叫隨到(說實在的 這也是台灣的優點 也是缺點)
等美國能做到這種程度 在來說超車台積電拉
台積電才是老薑嗆辣,因為台積電早已宣布在3nm節點,仍然採用成熟且良率高的FinFET架構＋EUV,而不會刻意追求趕超誰誰誰的架構，能用繼續研究成熟製程做到更高密度,這才是技術。Intel急著要導入GAA(Intel又玩花招,只不過改名為Ribbon,其實還是GAA,頂多只是GAA++)
相對地,台積電2nm只需要採用GAA,而不需要GAA++的Ribbon就能做到。仔細看GAA與Ribbon的結構，就不難知道,Intel將要採用的Ribbon,將會在製造上遇到難度高出許多的,而且美國的工作環境又很難找到足夠優秀的工程師願意突破製造上的難題，不難想像，Intel真的已經淪為PPT公司,跟三星一樣
半導體製造講究的是能否量產,而不是在實驗室裡突破就可以了,Intel刻意搞出更複雜的Ribbon(其實觀念還是延伸GAA)，並沒有真正展示所謂Intel的技術，因為如果要比拚所謂的半導體技術，台積電更嗆,因為台積電已經再次領先業界，研發出1nm以下的半導體製程路線,採用完全不同以往的材料，也就是採用半金屬鉍（Bi）,而能達極低電阻，接近量子極限。
沒錯,台積電連研發也可以搞24小時的夜鶯計畫,而且只有在台灣這種環境才辦得到,若是在美國,高薪工作機會一堆,誰願意跟你拿低薪做半導體製程研發?
從要收購GF, 到 今天ppt 願景大餅~都是要挽救INTL下墜
股價
Intel 從不缺PPT
外商公司是真的很會做PPT，以前我在外商工作也是常常拿或外做的PPT去做簡報，講得天花亂墜，不過美國的技術底子還是很雄厚，必須戰戰兢兢不能小看。
晶圓代工到底是靠技術還是靠服務？如果只靠技術想站穩晶圓代工業，會非常辛苦。
感謝曲博深入淺出的講解, 受益良多!
底下有人留言總是一副自以為是 愛嗆你不懂專利
我想知識淵博境界愈高的人愈謙虛愈願意為人付出的才會贏得人們的敬重
不然眼睛長在頭頂 口氣咄咄逼人 書讀再多也是枉然
謝謝你支持！他講的那個台積電的專利只是把導線長在晶片背面，並沒有談到電源線，只能說是相關的專利，不能說技術上領先英特爾。
這是intel 垂死掙扎的PPT..... 有如夢幻泡影...
BS
謝謝分享
高階的晶圓代工市場還是很缺，intel 有自己的產品如果再有部分的代工分攤研發成本，相信會比現在被壓著打的情況更好！尤其最主流的市場都是美國公司，我想拉到10％的生意不會太難！
還有就是美國政府補助，美國只要印鈔票就可以了！
感謝曲博 我是清大的學生 你的影片很好看
曲博只是拿Intel的錢,幫忙Intel繼續吹而已，事實上Intel 特別拿出來大吹特吹的所謂PowerVIA,台積電早也已經在研發，並陸續取得專利，例如 US8552563B2。對台積電來說，PowerVIA這種技術根本不值得特別拿出來吹，重點是XXnm什麼時候可以量產
，但曲博卻把它講得跟真的一樣，若曲博真有點本事，他應該去查看台積電與Intel在PowerVIA專利佈局上，然後再來講誰的技術比較先進，否則只是因為只有Intel特別拿出來吹，就以為只有Intel有所謂PowerVIA技術，那就只是幫忙吹而已
聽多了就會變蠢😅
應該是14奈米+++了很久
Intel從以前到現在都是領先，不過中間amd都追上去不過intel都壓下去，目前我家server都還是intel。
intel2024不會超車TSMC，但intel和TSMC製程良率的差距可能逐步縮小。
intel在未來大量使用intel7製程生產cpu，原本舊的14nm的產能不用也是浪費，做代工應該是要讓14nm產能還能繼續使用吧。
不要說笑話了,良率的提升是廣大優秀工程師一點一滴慢慢的堆積起來的,但在美國,還有很多收入更高,工作環境更好的工作,沒人會想去Intel晶圓廠整天穿無塵衣,Intel連人都始終找不足,如何提升良率?這就是為什麼Intel在過去的節點上卡關很久很久，雖然技術早就有了。如果不是Intel讓人失望,原本在Intel做研發協理的羅唯仁(現今台積電研發副總,也是擠掉粱夢松的人物,就不難知道羅唯仁研發實力有多強)怎麼捨得離開Intel?
如果Intel跑到台灣設廠做研發,或是來台灣招募去美國工作, 還有機會如他現在的幻想在5年內超越台積電的
即使Intel先進製程能趕上台積電,Intel也不可能把先進製程拿去做代工跟台積電搶生意,因為Intel自家產品都產能不足了,真正會被影響到的其實是AMD,APPLE,nVidia,而不是台積電
曲博只是拿Intel的錢,幫忙Intel繼續吹而已，事實上Intel 特別拿出來大吹特吹的所謂PowerVIA,台積電早也已經在研發，並陸續取得專利，例如 US8552563B2。對台積電來說，PowerVIA這種技術根本不值得特別拿出來吹，重點是XXnm什麼時候可以量產
，但曲博卻把它講得跟真的一樣，若曲博真有點本事，他應該去查看台積電與Intel在PowerVIA專利佈局上，然後再來講誰的技術比較先進，否則只是因為只有Intel特別拿出來吹，就以為只有Intel有所謂PowerVIA技術，那就只是幫忙吹而已
@@user-mm7ot5zq2c 羅博士2004年就回台加入TSMC了，我是覺得人才跳槽是很正常的事，那時的TSMC製程還沒超越intel。
當然羅博士回國對國家和對TSMC是好事。
台灣一堆新鮮的肝 美國有人跟你這樣搞?
謝謝，講得很詳細，不虧是曲博!
謝謝你支持！
Great job!
GAA已經不是甚麼新概念，只是一直懷疑這個良率到底要怎麼做高
就GAA和FinFET的優勢來說應該是很大的，光FinFET沒辦法指定Mos Width應該就差上很多
個人認為比較值得一看的這個power VIA到底要怎麼做好?散熱是否會有影響?(Power在底下的話照理說熱也會集中在底部)長晶是不是也要配合?客戶的接受度又是如何?封裝又要如何跟上都是問題
說的很好，是有難度。
感謝曲博淺顯易懂的介紹，關於PowerVIA 訊號和電源分上下層，這樣要怎麼散熱
應該從上面和下面，尤其是電源的部分應該最熱的，原本集中在上面散熱也是問題呀！
@曲博
請問2.5D封裝等技術在散熱上比傳統會難嗎
如果INTEL真的做了上信號下電源的晶片，加上2.3+3.5封裝，散熱會更難嗎?
是呀！散熱是另外一個問題。
讚 曲博
3年後，英特爾技術迎頭趕上台積應無問題，只是英特爾沒有爆肝部隊，成本比台積貴1倍，所以整體的競爭力還是比台積差一點！
對了！你說到重點了！成本上英特爾肯定不佔優勢。
I am very doubt Intel could catch up TSMC in 2024 based on the Intel history. I bet Intel will keep delaying. It is why I would not buy Intel stock anytime soon.
我決定了！每次老師您的影片都要跟！
謝謝你支持！
Intel超強...深潛很久了
雖然是局外人，沒有聽很懂，但我想了解的是intel7跟台積電7nm比起來，同效能的情況下功耗也相同? 我想不能單純看"效能"吧，用在PC上的CPU現在功耗越來越可怕 ... 感覺說明上只有說可以增加"更高"的電壓而不會漏電，是不是代表"更高"的功耗?
功耗越高，散熱越困難 ... 很難想像將來要怎麼讓CPU好好的散熱 ...
就以手機來說，製成的進步帶來的除了效能以外，還有一個更重要的耗能也隨之下降...
不知道我的想法有沒有錯，歡迎討論 ... by 只是一個將來會換電腦的人的詢問
現在已經是2022年年中了但是我還是沒有看到Intel 4， 寫在Powerpoint上面較容易 真正要做出來就有點困難了
現在已經是2024, 再回來看這影片, 真有趣!
前後對照就可以看出誰在唬爛, 誰在賣弄.
感恩博士的科普教育，让我对芯片有了一定的知识
謝謝你支持！
有趣
良性競爭帶來進步，很好啊
曲博只是拿Intel的錢,幫忙Intel繼續吹而已，事實上Intel 特別拿出來大吹特吹的所謂PowerVIA,台積電早也已經在研發，並陸續取得專利，例如 US8552563B2。對台積電來說，PowerVIA這種技術根本不值得特別拿出來吹，重點是XXnm什麼時候可以量產
，但曲博卻把它講得跟真的一樣，若曲博真有點本事，他應該去查看台積電與Intel在PowerVIA專利佈局上，然後再來講誰的技術比較先進，否則只是因為只有Intel特別拿出來吹，就以為只有Intel有所謂PowerVIA技術，那就只是幫忙吹而已
你那隻眼睛看到我拿英特爾的錢？廠商贊助的影片在前面我都會說明，而且結論裡我也說英特爾一年一個節點應該做不到，很可能會延誤，英特爾會拿錢讓我說這種話嗎？
@@Ansforce Intel不只是會延誤,根本無法實現量產的
@@Ansforce 台積電3nm廠明年就要量產,2nm廠準備開始興建，所以不要老是以為外國月亮比較圓,最先進的製程技術早在台灣了!聽你在替Intel吹牛,聽了就覺得噁心,自己的無知,以為PowerVIA是多厲害的技術,其實十年前就已經有人提出,至今,你還在想如何做到?呵呵,專利號都給你,還在講怎麼實現?(這不是無知可以形容)
搞命名事實上很沒意義，最終都還是要看成品性能耗電量
例如驍龍888的是一個很好的反面案例，他自身之前出的10奈米CPU也是..被戲稱把牙膏吸回去的..
所以並非製程大小代表一切，這點懂行的人都知道；搞新命名應該是用來製造一些聲勢吧
當然啦也不能輕看INTEL多年的累積，至少我覺得他的EDA方面會有相當優勢
他對數位電路尤其處理器方面有長處，有多年的經驗可以取用
但對比較普通的類比的、相對於比他自身低階的生產技術就沒那麼多經驗，
也許這也是他想收購格芯的意義所在
曲博說的很好 推推
謝謝你支持！
超清楚的
小於3nm 即使用GAA 就能夠解決 tunneling effect所造的漏電流嗎？？
俺指的是 source以及Drain之間的tunneling effect 而不是指 Dran/source 與Gate的tunneling effect.
因為oxide 小於3nm就有tunneling effect 造成的漏電流了 更不用去論source 以及drain之間只有3nm以下的 tunneling effect!!
而使用高介電常數的gate isolation (Hi-K) 就是主要為解決 Gate的tunneling effect 所造成的漏電流！！
intel開始用ppt發力了
但是真正的問題就不是在「製程」
而是在最終的「效能」
何況垂直整合的公司與專業代工的公司本質上仍舊有不同
近年來會被AMD打得抬不起頭的主因其實是「效能」被追上來了而且AMD的價格比較便宜
另外AMD的弱點「功耗」也降了下來
基本上就是core系列橫空出世的情況
而目前intel應對的方法就是當初AMD的應對方法
所以一個又耗電又發熱的cpu是無法受到市埸的追捧的
再加上宣傳的製程進度一直的延後
當然就會被媒體負面報導進而影響「銷售」
進入：製程落後→舊架構→產品體驗不佳→差。的循環
從intel發力的宣傳中真的可以看到他們急了
而且看起來至少五年內沒有真正可以擊敗對手的產品
真的是十年河東十年河西
intel的黑暗十年來了(ps：產品力不差卻被嫌到不行，就如當年的amd)
想請教一下曲博，ribbon 的截面圖的線路若是採用類似3D列印的方式有成功的機會嗎？還是應該堆疊後再進行蝕刻以減除法這樣疊加上去呢？
另外有個問題我會想質疑英特爾這個計畫的可行性是：雖說功效提升了一倍，但並沒有提及成本會提高多少？
3D列印不可能做只有幾奈米尺寸的東西，而且列印的方式產量太低了！應該堆疊後再進行蝕刻才可行。成本當然是增加的，不過這個在其他晶圓代工廠也一樣。
@@Ansforce 謝謝曲博解答
那麼短的視頻竟有那麼多資訊量，還好曲博解釋給我們知！不然我還不知到intel 在秀什麼
謝謝你支持！
看完之後我很擔心Intel RibbonFET+Powervia雙技術的產品良率會有多慘!!!
良率的確是英特爾未來要面對的問題。
@@Ansforce 美國人不惶多讓的？示弱交好！往昔日本所受處理結局如何？
沒有良率 技術再新
都是AMD yes
超車已經不是重點，越逼近原子世界之製程意味越恐怖高的製造成本！In家能負擔的起嗎？光微影曝光設備 + 相對應須用更多層的光罩用量...，單只這兩類成本支出就極可能嚇退或推遲開發了
更何況在生產線上的美國勞工個個都是講人權的老大、哪裡肯老是身穿悶濕的防護衣還得輪班照看24hrs不停的機台却待遇可能不比坐在有空調辦公室裏喝著咖啡叼根煙畫設計圖的IC工程師來的好呢？而這一點正説明了半導體產業之所以能在台灣及南韓成事的重要原因哪～ 🧐 🤔
你說的好呀！所以全球各國都在搞這種半導體製造，卻不問到底合不合適？
@@Ansforce：而且我相信即使是台韓中日等相似文化的各國教育水準一樣好的高材生們，也不是人人天性都適合枯躁的生產線顧機台工作，所以一方面不必擔心卅年的台積電被超越，更何況儒家文化及台灣生活水準等薰陶造就台積電企業文化和產品訴求，本質就截然不同於美國的Intel！
最重要的是要走出去向國際招募合適人才就如日前旺宏總經理盧大師所說的兩個概念，一來台灣面臨嚴重少子化，反而少少人才全給了台積電那要叫其餘台灣高科技企業如何能招得到人讓他們生存下去呢？那些企業對台灣也很重要啊 🧐 🤔
二來，台積電出去各重要市場生根也有固樁效果使台積電能成為真正的國際企業則競爭力必立於不敗之地可長可久，而且根本不用擔心被挖角、因為早已築起卅年的企業文化及IP的”萬里長城”，各重要市場的政府和當地潛在實力企業共謀要想趕上台積電談何容易呀❓
而
「全球化」
才是台灣高階代工業須走的不歸路....
感謝老師樂意經營這個深入淺出的視頻幫助台灣普羅大眾 常識的累積甚至是理財的好參考 🙏 🙏 🙏 👍 👍 👍
㊗️ 🔥‼️
.
技術研發沒問題，但量產不可能
曲博好, POWERVIA在幾年前就已有研究機構imec發表了, 並不是inter獨創的,也是所有半導體廠2nm後會走的趨勢, 另外 it is not competitive with bond pitch small than 10um while the major foundry may reach smaller than 2um.
謝謝你提供的資訊，我猜也是應該有別人想到，只是如何實作的問題而已。
都只是INTEL的論文而已，看看他們的14NM用了幾年了，原本說12代CPU要用10NM結果也是用14NM，等INTEL真的生出東西再來擔心INTEL是否真的追上台積電了
@@StarCreatorZero 十奈米煎蛋神器
@@StarCreatorZero 我打錯了是11代CPU
@@luzrust4739 11代移動端用的就是10nm 把amd打的媽都不認得 好嗎
Intel kept on delaying their production processes, has not achieved anything significant, it can't even make 5nm chips.. Intel apparently is good at making announcements, and keeps on making new announcements to cover the previous ones. What is the status of QCOM orders? not any detail announced!
拜託 讓高通的訂單改去英特爾，三星做的888真的太燙了
請問一下/做的出來良率能達標嗎？
我曾去Albany 的研發中心上過課。 是研發與生產合一的機構。 規模非常大。令人有點難以相信這是發生在美國。
恩..晶背研磨..
背面長金屬..
良率會很低的
光是磨完剩下多少良率就是個問題了
曲博只是拿Intel的錢,幫忙Intel繼續吹而已，事實上Intel 特別拿出來大吹特吹的所謂PowerVIA,台積電早也已經在研發，並陸續取得專利，例如 US8552563B2。對台積電來說，PowerVIA這種技術根本不值得特別拿出來吹，重點是XXnm什麼時候可以量產
，但曲博卻把它講得跟真的一樣，若曲博真有點本事，他應該去查看台積電與Intel在PowerVIA專利佈局上，然後再來講誰的技術比較先進，否則只是因為只有Intel特別拿出來吹，就以為只有Intel有所謂PowerVIA技術，那就只是幫忙吹而已
其實不太了解Intel哪根筋不對，先進製程產能光靠自己CPU需求就可以填滿了，根本也不用找外面客戶！
消耗舊的製程14nm的產能? 那幾個老美大客戶也看不上眼呀！
圈圈美國政府的補助，不需要太深的邏輯，只要能 讓那一群華府政客買單就夠啦！
看起來從第一個 intel 7 就有很大機會delay 了😂
intel7按時來了吧，intel4再看看
3131弘塑，3D堆疊封裝設備是台積電最先進的秘密武器
曲博只是拿Intel的錢,幫忙Intel繼續吹而已，事實上Intel 特別拿出來大吹特吹的所謂PowerVIA,台積電早也已經在研發，並陸續取得專利，例如 US8552563B2。對台積電來說，PowerVIA這種技術根本不值得特別拿出來吹，重點是XXnm什麼時候可以量產
，但曲博卻把它講得跟真的一樣，若曲博真有點本事，他應該去查看台積電與Intel在PowerVIA專利佈局上，然後再來講誰的技術比較先進，否則只是因為只有Intel特別拿出來吹，就以為只有Intel有所謂PowerVIA技術，那就只是幫忙吹而已
@中美争霸兩個墙:美国的谷歌脸书CZcams等 中共的百度阿里腾讯等 中共國的軍用CPU就是採用台積電製成，中共國沒有一家能做得出來,還得想辦法透過某個台灣企業偷偷下單給台積電,結果前一陣子被美國抓到,以後中共國軍用CPU就沒辦法繼續用台積電製程
你是1450來潑髒水的吼！同一段文字到處留，你那隻眼睛看到我拿英特爾的錢？如果我沒有拿英特爾的錢，這個錢你要替英特爾付嗎？我後面都說一年一個節點不太可能，時程很可能會延後，英特爾會付錢讓我講他未來會延誤嗎？
本人有幾十張3131弘塑，它沒獨門技術幹嘛買它，它是我退休金後的金錢來源，本人已退休20年了，10年就擁有它，全部都是零成本
希望以後能介紹PowerVIA這項技術，聽起來理想性十足，但很好奇實際的可行性，謝謝！
感覺就是3d封裝的運用，不過差在台積電幫amd代工是cpu快取記憶體上做堆疊，而英特爾則是在下方堆疊電源走線，不過堆疊在下方，把熱源夾在中間，我還蠻好奇它是用啥才料解決散熱問題
聽起來覺得理論上應該可行，但要能達到這個成果，過程可能還有很多要突破
这一期干货满满
Intel再先進,,,,AMD會不會下單給INTEL?兩家都做CPU
這如同APPLE不下單給三星一樣
我覺得不會，AMD和Intel是競爭對手，不太可能這麼做。
感謝介紹 很白話 長知識了
謝謝你的支持！
照這個發表會內容以後不會是台積電一家獨大了，高階晶圓代工要從獨佔市場變成競合市場！
就算英特爾追上的話也是下單在台積電啊 為什麼? 因為機秘問題 英特爾有做 ic設什 台積電沒有 敵對的公司才不想把機秘給英特爾
RIBBON FET其实就是GAA,没什么新鲜的意思。power line下置也并不新鲜，之前IMEC就提过Burried power rail之类的理念。
Intel 12代要開始搞特殊規格 買新主機板聯電源都要更換
板廠和電源供應器 廠商都不太想做改變
消費者應該也不會想買單 Intel這樣市占率應該只會下滑
反觀AMD CPU可以直接更換不用換零件做升級
這下 Intel 看起來是拿石頭砸自己腳了